萬泰 Twinax 技術下的高速互連解決方案

關鍵字：PCIe 7.0、PAM4、Twinax 裸線、AI 伺服器佈線、訊號完整性 (SI)、萬泰科技、FEP 押出

隨著人工智慧 (AI) 與高效能運算 (HPC) 需求爆發，PCIe 6.0 已將傳輸速率推升至 64 GT/s。這場物理革命的核心在於 PAM4 訊號調變，而 7.0 更將進一步使頻率翻倍，但隨之而來的是更嚴苛的訊號衰減差 (ILD)、有效對內延遲差 (EIPS) 與雜訊挑戰。身為全球一線品牌的關鍵裸線供應商，萬泰科技 (Wonderful Hi-Tech) 憑藉精密的 Twinax 裸線 (Raw Wire) 工藝，提供從材料科學到結構設計的完整解決方案，並前瞻佈局 128 GT/s 的 PCIe 7.0、CEI 112G PAM4 技術。

 

技術指標	萬泰解決方案 (部分開發中)	產業價值
傳輸速率	PCIe 6.0 (64 GT/s) / CEI 112G / PCIe 7.0 (128 GT/s)	支援次世代 AI 運算架構
延遲差 / 衰減差	PTFE / ePTFE 包帶 雙層套管 / 充實 FEP 押出 雙導體 FEP 共押出	Effective Intra Pair Skew < 2~3 ps/meter Insertion Loss Deviation < +/- 1.5~1 dB
介質結構	精密實心 / 藕心 / 發泡絕緣押出	提升 SI、薄型化兼具強度
外導體結構	縱包屏蔽 (Longitudinal Wrapping) 銅箔包帶 (Without Drain Wire) 複合多層包帶 (Composite Tape)	提升通道密度、增強 SI、機械性與可靠度
應用介面	MCIO, SlimSAS, Nearstack	高密度機箱走線與機械穩定性

 

應對 PAM4 挑戰：為何標準線材無法滿足 PCIe 6.0/7.0 的物理極限？

PCIe 6.0 採用 PAM4 技術，雖然實現頻寬翻倍，但訊號雜訊比 (SNR) 卻大幅降低。在 PCIe 7.0 PAM4 128GT/s 下，任何微小瑕疵都會導致位元錯誤 (Bit Error)。為了解決這些物理難題，萬泰科技深度優化材料與押出技術：

• 特殊精密 FEP 押出

  透過微米級押出全檢紀錄，高度控制製程重點，提供關鍵機械支撐，維持穩定結構，確保整條線纜的極致一致性，追求更低的延遲差、模態轉換與週期變異。

• 超精密鍍銀導體

  採用超精密鍍銀工藝，顯著維持電氣路徑均質、均向特性，減少高頻「趨膚效應」損失與相位延遲。特殊的導體材料，在大量高密度夾窄布線時，連續多次彎折下保持強韌。近乎航太級的製程，確保導體在多年使用下仍常保如新。

• 複合包帶材料與方法

  不斷創新以不同材料、疊構與包覆方式，達到縮小體積、提升各項SI性能、提高機械強度與可靠性，達到國家建設需求。

相關產品快速連結：PCIe 系列產品 | CEI 系列產品

 

AI 高密度佈線與機械穩定性

現代 AI 伺服器架構要求極高的佈線密度，大量線材必須在狹小的機箱空間內靈活走線，提供足夠對流散熱空間。採用 ePTFE/PTFE包帶、雙層FEP、一體成形FEP具備卓越機械韌性，確保線材在極小彎曲半徑下，介電層仍不塌陷，將阻抗嚴格維持在± 2.5Ω範圍內。

 

延遲差 (Skew) 控制與自動化生產的關鍵

對於一線線束組裝廠而言，差分對的延遲差與加工良率是最大痛點。萬泰科技透過以下創新技術建立技術壁壘：

1. 押出與包帶結構影像確認

   確保關鍵結構形成的狀態始終如一。

2. 微米級的快速、精準、自動化、線上產品全檢

   即時監控每個製程與器具，確保產品符合極致規格。

 

展望 2026：以多孔 FEP (Perforated FEP) 定義 PCIe 7.0

針對 128 GT/s 極限需求的 PCIe 7.0 標準，萬泰科技研發團隊預計於 2026 年上半年推出 多孔 FEP (Perforated FEP) 芯線。其原理是在 FEP 材料中引入精密氣孔，使介電層性能更逼近氣體，進一步降低 Dk 與 Df 值，提升 SI 與增加通道密度，為次世代 AI 機櫃提供最極限的銅纜傳輸路徑。

 

我們不僅是製造商，更是參與 SI 訊號完整性設計的設計夥伴。透過 3D 掃描記錄模具狀態與 100% 線上押出檢測系統，萬泰確保每一軸出廠的 Twinax 裸線都能承載全球數據中心的高速傳輸重任。

萬泰科技具備豐富的線材製造經驗，能針對您的 AI 伺服器架構提供客製化規格開發。歡迎 聯繫我們，獲取更多專業技術資訊。